ANSYS於2008年合併Ansoft,也就是ANSYS的EBU產品線前身。這是一家做電磁模擬軟體的老字號公司,其方案垂直整合,從Package-->PCB-->機構-->全系統模擬,可透過不同的方案(SIwave/HFSS/Q3D)萃取出模型後,在電路平台上(Designer或Simplorer)整合模擬。
SIwave原是以全波2.5D (hybrid solver)電磁求解器為基礎的PCB電磁模擬方案,其解走線使用矩量法(method of moments, MOM),而解平面使用有限元分析(finite element method, FEM),這樣的技術非常適合解從DC到40GHz。隨著時間的演進,現在的SIwave除了原有的SYZ與DC求解器,另外增加了CPA、PSI求解器,使整個應用領域從板級的PCB分析延伸到封裝分析(RLCG萃取)。
Ansoft早期封裝萃取方案TPA(Turbo Package Analyzer),於2018年進化並整進SIwave,稱為CPA(Chip Package Analysis)
進一步地,2018年起可以在SIwave操作環境下與HFSS混合求解(SIwave with HFSS region),這對於極複雜的PCB且要求高頻寬準度的應用情境,特別好用(需HFSS license)。又2020年起,新產品SIwave Premium,直接包含了原Designer(SI+RF)中除了IBIS-AMI/ QuickEye/ VerifyEye以外的電路模擬功能。故對於做PCB板級設計與SI/PI模擬的"入門"使用者來說,SIwave Premium更具價格友善性。
SI+PI模擬領域中,Chip-Package-System CPS co-simulation solution,可搭配RedHawk萃取出的IC PDN模型(Chip Power Model, CPM),做到在考慮IC影響的前提下,模擬SI/PI/EMC。 詳請可參考 IC EMC
入門課程
Lesson 00:What is SIwave? (點擊以下項目,展開說明)
- 平面諧振分析(Resonant between planes)
-- 當走線通過諧振較強的區域,其訊號相當於是走在一個浮動的reference plane上,SI會變差;若走線在此區域過孔,且該過孔
對走線所形成的有效長度正好是諧振頻點的1/4波長,則容易形成天線在近場帶出該諧振頻點。
-- 四層板適合做此分析,因為需要兩個相鄰的plane area。
-- 諧振區的改善方法:讓reference plan盡可能完整與壓低的target impedance(下de-coupling capacitor)
- 頻域分析 (Frequency domain)
-- S-parameter:有些layout差異在訊號速度不高時,時域看不出差異,但透過S參數可以看出好壞
-- 傳輸線的S-parameter分析,可做為SI (Signal--Integrity)特性的指標
-- 常用的是S21(順向穿透係數,或稱Insertion loss),與S11(輸入反射係數)
-- Power to Ground plane的Z-parameter分析(target impedance),可做為PI (Power-Integrity)特性的指標
- 時域分析 (Time domain)
-- TDR、TDT
-- Crosstalk
-- Eye diagram of USB、HDMI differential pair,可做為SI (Signal Integrity)特性的指標
- EMI:近場(near-field)與遠場(far-field)分析 (需要Enterprise license)
SIwave can calculate near-field (E\H-field) and far-field (EMI) result
- BGA Package Design Check and BGA + PCB Co-Simulation
Lesson 01:SIwave初體驗(操作介面與熱鍵)
Lesson 02:SIwave Getting Started Guide by ANSYS
Lesson 03:Differential pair Quick-Eye Analysis. 範例
基礎課程
Lesson 04:TDR analysis by SIwave + Designer/Nexxim. 範例
Lesson 05:EMI
(Near-Field and Far-Field) analysis using push excitation. 範例 (2016年度精選)
Lesson 06:SSN noise (Simultaneous Switching Noise) analysis. 範例
Lesson 07:BGA package performance simulation
-- Package Plane Impedance (Substrate PI analysis). 範例
-- Merge Package and PCB.
Lesson 08:Differential pair with different space. 範例1, 2, 3
--
分別以Designer/Nexxim、SIwave、HFSS分析differential pair線間距對傳輸訊號的影響
Lesson 09:Resonant Mode Analysis. 範例
Lesson 10:Guard Trace Effect on 2-layer PCB. 範例
Lesson 11:Special functions
-- Signal Net Analyzer
-- Lead Frame Editor YouTube 優酷, 範例
-- Crosstalk Scan
-- Impedance Scan YouTube 優酷
進階課程
Lesson 15:Via Effect. 範例
Lesson 16:Via Stub Effect. 範例
Lesson 17:Anti-pad Slot and Serpentine Routing. 延伸閱讀03
Lesson 18:PBGA and PCB co-simulation
Lesson 19:PI (Power Integrity) Simulation. 範例
Lesson 20:SI+PI Co-simulation. 範例 延伸閱讀05
Lesson 21:Power Integrity with defined target impedance. 範例 (2019年度精選)
Lesson 22:PI Optimization, Part I. 範例
Lesson 23:PI Optimization (PI Advisor), Part II. 範例
Lesson 24:Surface
Roughness Effect. 範例
Lesson 25:High-speed Differential Pair Optimized
Design. 範例
Lesson 26:DDR4 and DDR
Compliance Test. 範例
(2017年度精選)
Lesson 27:IC
EMC, 範例
Application Notes
AN 01:如何以一個Designer circuit跑數個不同condition 的.snp模擬比較
AN 02:如何讓SIwave在載入.asc時,能正確的識別PCB內,不同命名的RLC元件
AN 03:模擬頻寬與模擬時間的最佳設定
AN 04:如何處理模擬不收斂問題, 範例
AN 05:如何修改/設定SIwave所導入的RLC模型
AN 06:3M Embedded Capacitance Material
AN 07:SIwave and HFSS
Correlation with Roughness, 範例
AN 08:Trace and Plane Type in SIwave, 範例
AN 09:如何在電容位置下port,讓電容於電路外接做模擬? 範例
Q&A (點擊以下項目,展開內容)
-
SIwave各版本的主要新增功能?
-- SIwave 5.0 增加PI設計的相關功能,如PI Advisor、Capacitor Library Browser,與SIwizard
-- SIwave 6.0 improve SYZ solver and via modeling for via coupling、arbitrary antipad,Signal Net Analyzer
-- SIwave 7.0 link PSI/Q3D 3D solver、export to HFSS/Q3D directly、Signal Net Analyzer can support differential
-- SIwave 2014(R15) improve DC accuracy of SYZ(AC) solver、HFSS 3D layout (ie. SIwave link 3D solver)、more
script commands from SIwave R15 SP1, new SIwave product:SIwave-DC, SIwave-PI, SIwave (with circuit analysis)
-- SIwave 2015(R16) Ribbon UI, Workflow Wizard, Impedance Scan, DC path resistance solver, TDR Wizard, Add NdE, HPC for interpolating sweep
-- SIwave 2016(R17) Pin group improvement, DC power tree, thermal analysis with Icepak solver in SIwave, TPA DC adaptive mesh, Lead frame edit, Added CPA solver, Zo scan for differential pair, cross-talk scanner
-- SIwave 2017(R18) SIwave-CPA (a new powerful mesher with fast FEM or Q3D solver option), improved Lead frame editor, multi-phase VRM, support TSV (via with isolator ring)
-- SIwave 2018(R19) SIwave with HFSS Regions, Solvers utilize four cores without HPC License Checkout
-- SIwave 2019R1(R19.3) EMI scanner, EM (electro-migration) simulation, CPA distributed analysis with HPC on multiple servers
-- SIwave 2020 EMI Xplorer add-on for EMI Scanner, CMA in AEDT and SIwave, SPISim(IBIS, IBIS-AMI viewer and generator), Passivity/causality enhancement, SIwave-CPA smart pin group
-- SIwave 2021 SPISim(USB3, USB4, SE IBIS-AMI), New Network Data Explorer
-- SIwave 2022 Temperature dependent materials in SIwave AC, CPA supports Multi-Die and Multi-PLOC support, DDR Wizard, SI Xplorer, Stackup Wizard, SPISim (COM implementation updated to reference ver. V2.95).
-- SIwave 2023 CPA supports multiple ground nets for VRMs with channel setup flow, New AC/DC blending method for SYZ analysis, CPA thermal aware package extraction, Re-enable PSI solver in PI Advisor.
-- SIwave 2024R1 SIwave Near Field in HFSS 3D Layout (Beta), New AC/DC blending method for PSI SYZ analysis, and SIwave HFSS Regions: Support ECAD/ECAD hierarchy (Beta).
-
在SI/PI領域中,如何區分pre-simulation與post-simulation?
Pre-sim又稱"line sim."就如筆者於Lesson 12或HyperLynx LineSim所做的,主要是檢查線長、連線topology、終端方式與終端位置;"post-sim."又稱"board sim."則需抽取實際的PCB模型,考慮線與線之間、線與地之間的耦合因素,甚至還需加入電源與地的PI因素。
-
維持地平面完整,與維持迴流路徑連續,是不是同一件事?
百分之90%的情況兩者是一致的,但他們其實是兩件事。我們做SI設計或是想降低電磁輻射,是要求做到迴流路徑連續,而維持地平面完整大部分情況下可以達到[迴流路徑連續]的。但是在多層板設計中,即使是reference plane完整,換層走線若是造成參考平面變換,仍然會造成地迴路不連續的,這觀念讀者須注意。
-
為何有些例子比對HFSS與SIwave的模擬結果,SIwave好像不準?
-- 會有這樣的感覺,通常是在處理兩層板的PCB模擬上。因為SIwave是2.5D的模擬 ,採用MOM數值分析方法,不像HFSS是真正3D的模擬。
-- 對於兩層板沒有完整reference plane的問題,用HFSS解會比SIwave適合
-- 對於有並排貫孔的differential pair,因內層被相黏的anti-pad打破,即使這種case,SIwave仍能準確到6GHz
-
若SI模擬波形很好,但實測板子的波形卻很糟糕,可能是什麼原因?
-- 可能是沒考慮到PI的影響:IR drop、SSN noise、PLL jitter...。
-- 可能輸入的電容、Bead、封裝或connector(如SMA)模型太理想或根本沒考慮,沒能真正反應實際狀況。
-- IO buffer的model、via的model(灌孔有無填滿)是否在設定細節上都正確。
-- 因為layout走線太近,加上PCB的製程飄移因素,導致整個系統運行時板子上有過大的異常漏電。
-
為何無法在SIwave內修改layout,整個相關的功能按鍵是灰色disable?
請將整個圖面擺正,按Alt+雙擊圖面上方空白區域
-
系統級PCB設計,與封裝級載板(PCB substrate)設計的關鍵因素為何?
-- 系統級PCB設計要注意:特性阻抗匹配(堆疊與線寬)、地迴路的連續性、走線有沒有跨地、crosstalk(3W rule)、總線長愈短越好、via effect、PI issue,與等長繞蛇線的最佳化技巧。
-- 封裝級substrate PCB設計要注意:特性阻抗匹配(堆疊與線寬)、地迴路的連續性(bonding wire正下方的地迴路也要注意)、走線有沒有跨地、PI issue (最好每個power/ground ball都有自己的via連到power/ground plane)。
BGA封裝內的載板設計,因為總線長短、板厚很薄,所以對1GHz以內不用在意length matching、crosstalk、via effect。但不要以為走線長度很短,一小段跨地沒關係,如果你這樣想就完蛋了 。有跨地或地迴路不連續,這會導致loop inductance增加,又這幾個net如果是有外接cable的,如USB、HDMI、1394...那就會很慘
-
Designer\Nexxim+SIwave的學習門檻頗高,如何讓工程師可以很快上手,快速解決SI/PI設計問題?
-- 這是一套design tool,不是一套checking tool,有入門難度是必然的;要習得蓋世武功,怎能想速成或取捷徑呢?
-- 對於初學者,對SI/PI/EMC領域陌生的公司或工程師來說,若只想在這領域入門,不期望研發功力頂尖,經費與資源也有限,那HyperLynx是一個經濟實惠的選擇,HyperLynx好處是簡單便宜,但最大限制是SI、PI只能分開做(base
on v9)
網路資源
[1] 微波技術網 -- 這個網路論壇內,有個"HFSS應用"討論區,裡面有很多教學文件,註冊該論壇即可免費取得
[2] 微波仿真網 -- 這個網路論壇內,有HFSS、ADS、CST、微波理論、EMC...等討論專區
[3] Altera SI中心、Xilinx SI中心、Sigrity技術中心
[4] 封裝基板上差動對繞線設計之研究, 2006
[5] 有機基板上的貫穿孔之電性特性分析與模型化, 2006
[6] 以傳輸線模型分析高速數位電路構裝之電源完整性, 2005
[7] 高速電腦封裝系統之電源完整性及電磁相容設計, 2005
[8] 電子裝置靜電放電測試的模擬分析與實驗, 2004
[9] 高速數位系統中靜電放電保護元件之研究, 2004
[10] 高速數位電路中地彈雜訊及其電磁輻射之模擬及解決方法之研究, 2004
[11] 新寬頻電磁能隙(EBG)結構以抑制地彈雜訊之研究, 2003
[12] 高速印刷電路板中靜電放電現象之理論與實驗探討, 2002
[13] 多層高速數位電路板中接地彈跳雜訊對電源品質及其電磁輻射效應之模擬與量測, 2001
[14] 差模傳輸對在高速印刷電路中電磁輻射之量測與分析, 2000
[15] EMC Newsletters, Summer 2008, Design Tip, There is No Such Thing as a Free Lunch
[16] Bandwidth of Digital Waveform, IEEE EMC Society NewLetter, 2009