旗艦軟體

線上影音

Home > ANSYS SIwave教學> Differential Pair Design Check by SIwave + Designer

 

本文最早始於2011，2014重新撰寫。旨在為學習過SIwave \ Lesson 0~3的讀者，提供延伸閱讀\練習，以四層板notebook PCB為例，示範SIwave 2014+Designer 2014模擬檢查其中三對USB與HDMI differential pair特性阻抗(TDR)、S參數，與眼圖。 範例

  1. Select the nets, which will be checked

  2. Rename the nets, and identify the differential pair

  3. Clip the design

  4. Check up the nets, and delete dummy nets

  5. Validation check

  6. Create the port for each trace concerned

  7. Set simulation options

  8. S-parameter and TDR result

    8.1 Single-Ended Characteristic

    8.2 Differential Characteristic

  9. USB Eye Analysis

    9.1 QuickEye Analysis

    9.2 Transient Eye Analysis with USB2.0 IBIS

  10. HDMI Eye Analysis

    10.1 HDMI application circuit

    10.2 Transient Eye Analysis with HDMI IBIS

  11. 問題與討論

    11.1 為何實際量到的TDR訊號與模擬不同?

    11.2 本例中C6595、C6597、C6599、C6583做什麼用?

    11.3 P4_N在從BGA端一出來，有很大的特性阻抗變化(電感性)，why?

    11.4 為何本例port的negative terminal都下在top layer (component layer)?

    11.5 在step9.1與step9.2中，為何前者source signal設Tr=500ps，後者設Tr=200ps，而跑出的眼圖Tr卻都差不多?

  1. Select the nets, which will be checked 

先在[Single Ended Nets] tab選則USB nets，則會在主視窗中，看到相應的nets被以黃色highlight。此步驟目地，讓我們大致掌握所要模擬的nets，其走線分布區域、上下換層的狀況，等等要切區塊時(step3)，有個底。

  1. Rename the nets, and identify the differential pair 

接著要指定每一對的differential pair的differential屬性，這步驟有點小麻煩，需要rename net to meet auto identify rule of the tool (default是_N, _P，但可以改)。以P0、P1、P4為例，每組differential pair改以_P、_N命名結尾，名稱字首不能是底線、符號。

再切到[Differential Nets] tab，並按[Auto Identify]，再按一次[Auto Identify]，即會看到三對USB differential pair被指定了

  1. Clip the design 

接著要切出適當的模擬區域，以節省模擬時間：Tool \ Clip Design

  1. Check up the nets, and delete dummy nets 

4.1 把原本是同一net，但因為clip而分割成破碎沒連在一起的導體，其net name分別自動帶流水號區分開

Edit \ Select \ Select All

Edit \ Nets \ Separate Disjoint Parts

Edit \ Unselect

4.2 檢查多餘的GND net，太破碎或與我們要觀察的net無關的，可以直接砍掉(delete)

      檢查多餘的net，太破碎或與我們要觀察的net無關的，可以直接砍掉

      所謂的無關，是指距離較遠，不會與我們所觀察的net，有上下或左右耦合關係的

      另外，因為layer2目前顏色是黃色，會與我們highlight net的顏色相同，所以先把layer2顏色改[綠色]

      除了[GROUND] net是我們需要的, 其餘[GROUND-1 ~ GROUND-10, G_AUD, G_AUD-1 ] 都可以砍了

      更進一步，許多離USB很遠的net，跟我們要看的USB一點關係也沒有的net，也都幹掉，以節省模擬時間

  1. Validation check 

Tools \ Validation Check

  1. Create the port for each trace concerned 

選定此三組diff. pair nets，供六條線，每條線兩端各一個port，所以要有12個port。

Circuit Elements \ Generate on Select net，指定[Ref. Net]，按[Generate]

就可以在Edit \ Circuit Element Parameter內看到12個port自動生成

可以進一步更改port name，讓名稱更便於稍後識別

  1. Set simulation options 

  1. S-parameter and TDR result 

8.1 Single-Ended Characteristic

P4_P、P4_N的S21較好，P1_P、P1_N的S21最差，而且是從低頻開始，就一路差很多 ，這是因為其走線最長(共11500mils)，且三次過孔換層 。這造成的現象不一定是USB device連不上，有可能會降速成USB 1.1，或造成連接後傳輸變慢(錯誤重傳頻率高)，或直接插device沒問題，但接一條1~3M的USB cable後就連不上...等down grade現象。step 9.2有眼圖模擬結果。

P4_N在從BGA端一出來，有很大的特性阻抗變化(電感性)，詳見問題與討論11.3

P0_P、P0_N在從BGA端出來，走一段路後，看來是遇到換層引入via寄生電感效應，可以靠加大via孔徑，或縮減板厚改善。但這不是一定要做的，因為steady-state impedance沒有飄很多，TDR波形代表Tr非常小(28ps)的超高速訊號 頻率成分所看到的阻抗不連續性，這不代表USB 2.0訊號就會感受到這麼嚴重的阻抗不連續性。

8.2 Differential Characteristic

Results \ SYZ \ SYZ Sweep1 \ Compute Differential S-Parameters，按[Compute Diff. S Matrix]

  1. USB Eye Analysis 

9.1 QuickEye Analysis

9.2 Transient Analysis with USB2.0 IBIS

  1. HDMI Eye Analysis 

10.1 HDMI application circuit

10.2 Transient Eye Analysis with HDMI IBIS

10.2.1 De-active all the pull low resistors (619 ohm), just extract the 0.1uF

If set frequency range from 1M to 5GHz, the result is wrong

If set frequency range from 0 to 5GHz, the result is right

10.2.2 Active all the pull low resistors, but they are floating (結果怪怪的)

10.2.3 Add ports for all the pull low resistors

The simulation result is just like step 10.2.1

  1. 問題與討論

11.1 為何實際量到的TDR訊號與模擬不同? 

本例的TDR模擬波形(step8.1, 8.2)是用Tr=28ps的step function打出來的 ，而且有考慮到板子的所有電容。

假如改用Tr=100ps，且de-active板子的所有電容，TDR模擬結果會如下，這就是筆者說的：TDR看到多嚴重的阻抗變化，取決於是多快的訊號看到的

假如改用Tr=18ps，且de-active板子的所有電容，TDR模擬結果會如下

另一個TDR模擬與量測有差異的常見原因是，SIwave的模擬中，並沒有考慮SMA接頭的效應。

11.2 本例中C6595、C6597、C6599、C6583做什麼用? 

USBP0、USBP4主要走layer4，他們的reference plane是layer3，而layer3因為是power plane，所以有被切割造成訊號跨plane domain的問題，而這幾顆電容就正好提供跨plane的高速訊號迴流路徑。讀者可以試著自行de-active這幾顆電容，重跑一次模擬，會發現S參數與眼圖都會受影響 。

11.3 P4_N在從BGA端一出來，有很大的特性阻抗變化(電感性)，why? 

原因在USB P4_N下port的位置；negative terminal是下在top layer，離GND via相對於USB P4_P較遠，又須經過via才到GND plane，且該reference plane還不是GND (layer2)，而是power plane (layer3)。

我們做個對比實驗，將USBP4_N_BGA與USBP4_P_BGA兩個port刪除重新下，位置如下所示(都還是下在top layer)

TDR的模擬結果，與step 8.1的TDR波形相比，USBP4_N_BGA、USBP4_P_BGA的電感性降低許多，沒想到negative terminal of port的位置，影響這麼明顯。

11.4 為何本例port的negative terminal都下在top layer (component layer)? 

看有些例子negative terminal下在與訊號層相鄰的reference plane，但本例下在component layer?? 這是因為本例是電路板實作，試想系統中訊號從PCB流進、流出到一顆BGA，都是透過component layer上的ball pad，所以negative terminal下在此才是實際狀況。

11.5 在step9.1與step9.2中，為何前者source signal設Tr=500ps，後者設Tr=200ps，而跑出的眼圖Tr卻都差不多? 

在USB 2.0 spec. Ch7 p139中有規範，USB 2.0 with cable capacitive loading，至少Tr=500ps for EMI suppression，這就是為何筆者在step 9.1的例子中，設source signal Tr=500ps。

step 9.2因為有使用USB 2.0 IBIS IO model，訊號通過此IO model後，不管原始的source signal Tr是多少，最後會由IBIS所描述的IO特性來限制了推出的訊號的最小Tr