Home > ANSYS SIwave教學> SIwave Getting Started Guide延伸閱讀

 

本文旨在為學習過SIwave \ Lesson 01~02的讀者，提供延伸閱讀，使用SIwave v5.0針對SIwave Getting Started Guide的內容，與初學者常見的疑問，進一步深入說明。

1. 為什麼Top-L的S₂₁有三個下凹頻點(1.36GHz、2.64GHz、3.64GHz)，而Bot-L只有一個(2.64GHz)?如何以S參數看Via的影響?

2. Top-L的S₁₁為何在0.67G和2.1G有比較高的反射，是否有理論依據?

3. 在S參數的模擬中，可以看到信號線和Plane的S參數，這該怎麼理解呢?

4. 從TDR的模擬結果發現，明明是50歐姆的port，為何steady-state impedance不是收斂在50歐姆，而是51歐姆多?

5. TDR的模擬結果，為何特性阻抗在46歐姆處劇烈振盪?

6. 為何要在power與ground plane之間跨一個1歐姆電阻，且說它相當於是power supply? (siwave_gsg官方文件p.25)

1. 為什麼Top-L的S₂₁有三個下凹頻點(1.36GHz、2.64GHz、3.64GHz)，而Bot-L只有一個(2.64GHz)? 如何以S參數看Via的影響? 

S₂₁曲線的周期性下凹頻點，表示為該線的共振/諧振頻率點(類似駐波)，該頻率能量會轉成radiation energy損耗。

因為在傳輸線resonance mode的頻率成份會轉換成幅射散逸，所以看到的S₁₁與S₂₁都會較低。而影響一條傳輸線諧振頻點發生位置的因素，與線長本身的天線效應、整個迴流路徑的電感性(loop inductance)，與過孔的LC寄生效應都有關。

1.1 以本例來說："Top" line因為via換層的位置在中間偏右，若單考慮線長對諧振頻點的影響，該線前段(on top layer)較"Bot" line長，即波長所決定的共振頻點在較低頻就會出現。理應"Top" line的via往右移10mm，S₂₁出現下凹頻點會小於1.36GHz就出現，但下圖看來沒有，Why?

1.2 換個方式實驗，把"Top" line改成不換層過孔，左右兩端的port的Negative Terminal都指定到同一層(GND plane)，這樣盡量排除傳輸線上的寄生LC效應。發現這樣的條件下，Top-L在5GHz內完全沒有諧振頻點了。所以可以知道，原Top-L的S₂₁三個下凹頻點(1.36GHz、2.64GHz、3.64GHz)並不是波長所決定的諧振，而是因為傳輸線過孔換層，且左右兩端的Negative Terminal沒有指定在同一平面所造成

1.3 為了進一步釐清，是via還是return path在不同層間的不連續性，為主要影響S₂₁出現諧振頻點的原因，在Top line與Bot line的via旁，各放一個0.1uF的電容，跨在Power與GND plane之間，得到以下的模擬波形，終於抓到root cause了

1.4 "Bot" line的S₂₁並非只有一個下凹點頻點， 那是因為模擬只看到5GHz，如果模擬到10GHz，會看到"Bot" line的S₂₁的共振頻點如下：

2. Top-L的S₁₁為何在0.67G和2.1G有比較高的反射，是否有理論依據? 

S(Bot-R,Bot-R)和S(Bot-L,Bot-L)曲線是一樣的，這個是因為Via剛好在線段中心，所以兩邊是對稱的

　

而Top-L的S₁₁應該不是說在0.67G和2.1G有較高的反射，而是在1.3G和2.6G有諧振頻點，反射的能量很低，所以相對來看0.67G和2.1G反射較高

3. 在S參數的模擬中，可以看到信號線和Plane的S參數，這該怎麼理解呢? 

不管是在訊號線端下port或是在plane上下port，其理解都是S₁₁：從下port的端點送入能量，然後觀察該點所收到的反射能量比。參考資料

4. 從TDR的模擬結果發現，明明是50歐姆的port，為何steady-state impedance不是收斂在50歐姆，而是51歐姆多? 

這問題其實在siwave_gsg官方文件p.33有說明，主要原因是：此範例中，為了得到Z profile，在power、GND plane之間有跨了一個1歐姆電阻，還有因為還有一個貫孔，所以這導致傳輸線的整個steady-state impedance增加1歐姆多。

5. TDR的模擬結果，為何特性阻抗在46歐姆處劇烈振盪? 

增加模擬設定的頻寬到50GHz (Interpolating Sweep)，Zoon in TDR的模擬結果如下(Tr=28ps)，可看出在46歐姆特性阻抗的下凹，是via的電容效應造成。

6. 為何要在power與ground plane之間跨一個1歐姆電阻，且說它相當於是power supply? (siwave_gsg官方文件p.25) 

下圖是另一個例子，原power與ground plane之間是dielectric絕緣，所以中低頻段看到都是高阻抗。

主要在觀察AC訊號所見的power loop impedance Z，若模擬時在power-ground plane之間跨一個1歐姆小電阻，可便於觀察趨勢。下圖加1 歐姆跨在plane間後，可以看出Z profile在0~8GHz全頻帶對地阻抗都 至少有1歐姆，9.5GHz以上會劇增到大約10歐姆。(集膚效應skin effect與anti-resonance)