新手入門

SI/PI部落格

生活隨筆

財經電子

明心見性

HFSS該如何設定，DC才解的準?

大部分例子使用HFSS默認設定就可以得到很準的DC結果(參閱本文)，刻意選solve inside並不需要(反而常因mesh不足，造成高頻準度偏差)(參閱本文)。掃頻刻意使用[Advanced DC Extrapolation]也不建議(難以確保無源性/因果性滿足)。
在HFSS 3D(2021R2新)與HFSS 3D Layout內，掃頻設定建議默認勾選[Use Q3D to solve DC point]。另外，於setup內的solution options中勾選[Enhanced low frequency accuracy] (2021R2新，目前僅支持Lump/Circuit port)也有助於低頻準度(參閱本文)。

Q3D與HFSS結果為何對不起來?

Q3D是可以跟HFSS一致的(參閱本文或影片)，但前提是需要滿足兩個條件：
-- 頻寬需在1/10波長以內(低頻)，因為Q3D是準靜磁場求解器，而HFSS是全波電磁場求解器。
-- Q3D必須加解return path，並使用reduce matrix的[Add return path]後處理得到loop RL才能跟HFSS比對。

電路模擬不收斂是什麼原因造成?該如何處理?

大多數電路模擬不收斂的原因是所抽的S參數模型違反無源性(passivity)或因果性(causality)，使用軟體所提供的強制修復功能(enforce)或把S參數直接轉SPICE模型都不是好方法。前者所修復的模擬結果不一定正確(數值修復即使滿足無源性與因果性，但同時也影響了S參數)，後者把寬頻模型轉成窄頻模型更不是聰明作法。
正確的做法必須回頭檢視一開始抽模型時的設定，通常材料設定、網格質量、掃頻設定，是主要影響。(參閱本文或影片)

為何HFSS模擬的天線輻射效率總是比量測值高?

一般天線量測輻射效率(radition efficiency), 是1W打入發射天線端, 然後看接收端收到多少能量(e.g. 0.9W), 兩者相比(0.9/1)。而HFSS定義的輻射效率, 是1W打入天線, 發射端實際發送(e.g. 0.95W)與接收端收到能量(e.g. 0.9W), 兩者相比(0.9/0.95)。也就是HFSS所定義的輻射效率沒考慮天線發送(饋入)端的反射損失。
輻射空間(air box)的大小設置不恰當，導致能量沒有完全輻射出去(部分反彈)也有影響，建議Radition邊界離待測物1/4波長，PML邊界離待測物1/8距離。另外可以多畫一個內空間當作mesh seed，或對背景空間設mesh operation，提升空間網格的品質 (可以有效解決輻射效率>1的問題)。

想模擬加速，該怎麼做?加購CPU還是GPU好?需不需要SSD?

-- 軟體添購HPC option，硬體加購CPU(2.3G~)與DDR4(RAM要夠大，如果是做5G陣列天線甚至需要256G)
-- 加購CPU而不是GPU，後者只有浮點運算強，只對於HFSS時域求解器與一些大型天線模擬有幫助
-- 採購完CPU與DDR4，行有餘力可以採購1T SSD當C槽，對模擬加速也是有幫助

HFSS wave port與lump port結果為何有時不同?何者較準?

兩種port特性不同，頻率不高又lump port短時，兩者結果是很容易做到相同的，但當頻率高又lump port長時，兩者結果就會有差(即使有做lump port de-embed)。所以關鍵不是哪種技術比較準，而是你是否清楚知道其各自適用條件。(請參閱lump port, wave port)

HFSS內直接看TDR，與HFSS抽出S參數後在Designer內看TDR，為何結果不同?

HFSS與Designer計算TDR採用的技術不同，如果想要HFSS直接看TDR，那模型抽取的有效頻寬要是原本的3~4倍。詳細說明請參閱本文。

HFSS設不設solver inside，為何結果不同?哪種設定才對?何時需要勾solver inside?

Solver inside在高頻肌膚效應區(導體厚度>>肌膚深度)，常因為網格(mesh)質量不夠，無法達到足夠的準度，即使多做幾次refine mesh，降低delta S或增加mesh operation(如skin deepth based)的幫助都有限。但簡單的結構，或是利用wave port de-embed的傳輸線，就可以做到兩者結果相同(參閱本文)。
一般要看導體內的電流/場、要驗證HFSS DC準度、對IC級電感Q值準度要求，或對屏蔽機殼做S.E.分析，才會選擇solver inside，而最後一項的應用更推薦用two-side shell element.

不論是S參數或SPICE的PCB模型，為何在電源到地之間跨一個DC/AC電源都會看到uA級的漏電?

嚴格來說，這是介質損耗而不是PCB板"漏電"，也就是這能量的損耗是來自FR4的Df不為0 (一般是0.02~0.016)。
-- 千萬別為了消除這電流而把Df設0 (lossless material)，這樣反而是錯的，會造成寬頻模型違反無源性(non-passivity)或因果性(non-causality)。
-- 以S參數/DC SPICE/1M SPICE/1G SPICE模型跨相同某頻率電壓得到的電流會不同。這是因為SPICE模型是窄頻的，故寬頻的SI+PI模擬，使用S參數比RLC SPICE好。
-- 在RLC SPICE模型中，會看到一個RG項，跨在電源到地之間，事實上它就是G的倒數，單位是ohm，一般是Meg ohm級

如果想評估地迴路的效應，或傳輸線兩端參考不同的地，在HFSS內該如何對GND net下port? (GND port要參考誰?)

S參數無法單獨分離出地迴路效應，但該非理想效應是完整包含在S參數裡的。以一個.s2p的two port S參數來說，就算Tx/Rx兩端所接IO模型都參考net 0，不代表此S參數兩端的參考地直接短路而忽略了地迴路寄生效應。這觀念很重要，但很難以兩三句說清楚其背後電路模型運作機制，有心想了解的，請洽ANSYS原廠技術支持。
因為對上述事實不理解，硬是要在HFSS內抽模型時對GND net下port才安心，而為了達到這目的，在整個模型下方外加一片額外的理想參考地平面(perfect-E)，這反而會引入多餘的電容寄生效應與多餘的迴路電感，並讓lump port長度增加。此時就算是有做去嵌(de-embedded)，還是對準度有影響，並可能會造成non-causalty與non-pasivity。
另外，就算是正常下兩個port的.s2p(沒有另外對地出port)，在Designer circuit匯入S參數時，也可以選擇要不要個別顯示出每個port各自的參考點。也就是一個two port S參數模型，是可以由4 pin電路符號來表示的，這就讓使用者在port端可以在電路層級接自己對應的參考地。
故不建議對GND下port，也不需要這麼做，但很多人不明就裡喜歡這麼做。其實蠻無言的...

對於以(0~1GHz)準確性為優先的電源完整性模擬需求來說(如SI+PI協同模擬簽核)，使用S參數是最好的，不只可以確保DC準確，也能確保10M、100M與1GHz處模型行為準確。但唯一的限制是，無法把電源與地所貢獻的雜訊分開來看，只能看到電源+地的整體迴路效應。對於想進一步了解某案PI不佳的瓶頸是電源還是地迴路設計不良所造成的人來說，該怎麼辦呢?可以使用10M的SPICE模型作為此目的之用，但由於SPICE模型是單頻點集總模型，若作為SI+PI協同模擬簽核(sign-off)之用並不理想。