旗艦軟體

線上影音

Home > Icepak教學 > SIwave-Icepack DC and AC Analysis

 

本文始於2022，以JEDEC DDR3 SO-DIMM設計，使用2022R1 SIwave-Icepak模擬流程示範如何完整考慮溫度對板級設計的影響，包含PCB材料(導體、FR4)隨溫度變化對S參數的影響，以及板子上的去耦電容隨溫度變化的影響。

  1. Introduction

  2. SIwave-Icepak DC Analysis

    2.1 DC IR drop and temp. with 25oC

    2.2 DC IR drop and temp. with 85oC

  3. SIwave-Icepak AC Analysis for A0 signal -- 138mm=5.4-inch (25oC vs. 125oC)

    3.1 Impedance scan

    3.2 S-parameter

    3.3 Bias dynamic capacitor

  4. SIwave-Icepak AC Analysis for DQ0 signal -- 21mm=0.82-inch (25oC vs. 125oC)

  5. SIwave-Icepak for SI+PI (25oC vs. 125oC)

    5.1 PCB with 25oC thermal modify and dynamic capacitor, and IBIS typ corner

    5.2 PCB with 125oC thermal modify and dynamic capacitor, and IBIS max/fast corner

  6. SIwave-Icepak for EMI (25oC vs. 125oC)

  7. 問題與討論

    7.1 如何觀察dynamic capacitor隨偏壓/溫度變化的特性?

    7.2 為何步驟3與4在8.7~9.8GHz處的S參數隨溫度變化較大?

    7.3 為何在步驟5中，高溫時搭配使用IBIS max/fast corner模擬?

    7.4 為何本文模擬的S參數隨溫度變化(25oC~125oC)差異，似乎比文獻[2][3]的小?

  8. Reference

  1. Introduction

    溫度對於電子產品的影響，是多方面的。從一開始封裝設計時考慮P/G球的數量與分佈，到板子(整機)進烤箱做環境溫度測試時，電容元件"溫度特性"的選擇，IC是否需要加散熱片...。雖然我們知道溫度對電子產品的影響很大，但為何模擬PCB在25oC常溫與125oC高溫環測下，電性幾乎看不出差異?

    IC fast/typ/slow corner、PCB材料隨溫度變化、電容元件溫度特性，何者是受溫度影響的SI/PI關鍵因子嗎? 讓我們繼續看下去 ...

    [2] Fig4顯示當20oC~100oC時，insertion loss在10GHz有-0.5dB/inch差異。[3] Fig1顯示當20oC~100oC時，對於1-inch長的Stripline、mcrostrip的insertion loss在25GHz分別是23%、15%。

  2. SIwave-Icepak DC Analysis

    設定每顆DDR3記憶體工作電壓1.5V，電流0.2A，SO-DIMM上八顆記憶體共消耗1.5*0.2*8=2.4W。

    2.1 在25oC環境溫度下的DC IR壓降與溫度

    最左邊的記憶體比最右邊的記憶體溫度低了約13oC，這是因為我們在Icepak背景環境設定了+X方向有2m/s的流速。

    2.2 在85oC環境溫度下的DC IR壓降與溫度

    3. 在SIwave DC的分析中，並不須特別設定導體與介質隨溫度變化的特性就可以看到溫度對IR drop的影響，這是因為SIWave DC solver自行內建導體隨溫度變化的特性(有默認設定值)，使用者若想更改，可進材料庫設定[ThermalModify]。

  3. SIwave-Icepak AC Analysis for Ao signal -- 138mm=5.4-inch (25oC vs. 125oC)

    設定導體(Cu)特性隨溫度變化(Thermal Modifier)

    大部分的金屬，導體溫度係數可以用0.4%來表示，又金屬導電率隨溫度增加而下降(電阻隨溫度增加而上升)，所以我們在導電率這欄屬性輸入Thermal Modifier的公式是：1/(1+C1*(Temp-TempRef))。C1=0.4%

    導體設定thermal modify請透過[Expression]，避免使用[Quadraic]方式。因為後者UI固定用的是電阻率隨溫度係數變化的公式 : 1+C1*(Temp-TempRef), 但卻填入導體材料屬性的導電率那一欄，這將導致導電率隨溫度增加而增加的錯誤結果。

    設定介質(FR4)特性隨溫度變化

    Standard loss IT-180I材料特性如下圖所示[2]：20oC~80oC的Dk在10GHz變化2.5% (C1=2.5/60=0.04%)很小一般可以忽略，但Df變化達38.7% (C1=38.7/60=0.63%)，這影響就必須考慮 。

    上圖左由一串的公式表示(相對)介電常數，是由[Set Frequency Dependency]選擇Djordjevic-Sarkar介質模型(滿足causality)所自動產生。

    Djordjevic-Sarkar介質模型為何有導電率這項參數，反而介質損耗設0呢? 它其實是利用導電率來表示介質損耗的效果(RG項)。又介電常數的溫度係數可視為1(Dk幾乎不隨溫度改變)，故只需設導電率的thermal modify=1+0.0063*(Temp-TempRef)即可(此處不須取倒數)，意指介質損耗Df隨溫度增加而上升。

    3.1 Impedance scan

    先做DC analysis、SIwave DC-Icepak two-way coupling，再做Impedance Scan。

    環境溫度25oC下(PCB板上最高溫度55oC)：

    環境溫度85oC下(PCB板上最高溫度115oC)：

    13oC的溫度增加，特性阻抗約增加0.01 ohm；60oC的溫度增加，特性阻抗約增加0.07 ohm。幾乎沒有影響。

    3.2 S-parameter

    先做DC analysis、SIwave DC-Icepak two-way coupling，再做[Compute SYZ Parameter]。

    25oC~125oC只有在8.75GHz有10%差異(最大差-8.6dB)，其餘從0~30GHz的S參數差0.7~1.8%，幾乎沒有影響(在10GHz的S21變差-0.17dB，在22.34GHz差-2.2dB)。

    3.3 Bias dynamic capacitor

    先執行DC IR analysis，得到P/G的電壓，然後執行SIwave-Icepak two way coupling完成，再把板子上的電容，依下圖設定成電容值(value)與尺寸(size)相符，且會隨溫度有特性變化的dynamic capacitor。

    以上電容替換完成後，SIwave Options如下設定，再執行[Compute SYZ Parameter]

    然後就可以得到不同溫度下，考慮PCB材料特性與電容特性隨溫度變化的結果

    4. 25oC~125oC在9.77GHz的S21有77%差異(最大差-17dB)，在16GHz的S參數差0.3~1.1%，則幾乎沒有影響(在10GHz的S21變差-0.64dB)。

  4. SIwave-Icepak AC Analysis for DQ0 signal (25oC vs. 125oC)

    5. 25oC~125oC在9.78GHz的S11有12%差異，在16GHz的S參數差0.4~1%，則幾乎沒有影響。

  5. SIwave-Icepak for SI+PI (25oC vs. 125oC)

    把美光的DDR3 IBIS v89c.ibs放到C:\Program Files\AnsysEM\v221\Win64\buflib\IBIS路徑下。

    使用SIwave [SIWizard]以前面章節的範例，建立從模型萃取到電路連結的完整檔案(AEDT link SIwave)。

    5.1  PCB with 25oC thermal modify and dynamic capacitor, and IBIS typ corner

    5.2  PCB with 125oC thermal modify and dynamic capacitor, and IBIS max/fast corner

    6. 若在125oC但使用IBIS typ corner，與5.1的結果對比，時域的眼圖是"看"不出差異的，但若以[EYE Measurements]觀察，還是可以看到MinEyeHeight些微數值差異(變大?)。

    上圖為何溫度升高反而導致眼圖略為變好呢?

    由於此題是多條線(DDR3 DQ0~7+DQS)一起考慮，有論文[1]提到溫度升高會造成耦合(coupling)降低，也不是所有情況溫度升高一定全頻帶loss增加(像TSV的題目就不是)。雖然不確定是否適用於此，也算是長知識了。

  6. SIwave-Icepak for EMI (25oC vs. 125oC)

    延續前一節的範例(步驟五)，Designer做過時域分析後做[Push Excitation]，然後到SIwave內做[Compute Far Field]，不熟悉這手法的請參閱EMI analysis with SIwave。

    比較環境溫度25oC+IBIS typ corner與125oC+IBIS max corner：

    三米處遠場EMI，在800MHz處變差0.73dBuV。

  7. 問題與討論

    7.1 如何觀察dynamic capacitor隨偏壓/溫度變化的特性?

    Ans：在步驟 3.3把電容替換成dynamic capacitor，如下所示：

    目前只有Murata與Samsung兩家製造商有提供隨溫度與偏壓變化的動態電容，且pF級的電容只有51pF、68pF、100pF，沒有3.3pF。

    本例中的3.3pF並非當P/G間的去耦電容使用，而是跨在CLK差動對間的終端用途。故就算沒有把它設成是dynamic capacitor，也不影響我們研究A0、DQ0的S參數隨溫度變化的結果。

    可以透過以下方式查看這些電容的特性：以Murata GCH155R71A104KE01 (100nF)為例，其Z-profile最低的工作頻率約在200~250MHz。

    電容的壽命随温度的升高而缩短，一般情况下，温度每升高10oC，電容器壽命下降一半。

    電容基礎知識：NPO與X7R、X5R、Y5V、Z5U有啥區別？

    7.2 為何步驟3與4在8.7~9.8GHz處的S參數隨溫度變化較大?

    Ans：

    8. 以步驟4為例展開說明，在9.78GHz處的S11隨溫度變化差異較大(12%)，主要是因為下凹的頻率諧振點隨溫度偏移造成，如下圖所示。

    7.3 為何在步驟5中，高溫時搭配使用IBIS max/fast corner模擬?

    Ans：之前在IBIS超頻使用與IBIS模型產生已經解釋過，max/typ/min/fast/slow corner的差別

    min.指所有參數為min.，max.指所有參數為max.

    slow指部分參數為min.，部分參數為max.。e.g. current min.、temperature min.、package parasitic max.

    fast指部分參數為min.，部分參數為max.。e.g. current max.、temperature max.、package parasitic min.

    IC高溫下耗電流會增加，而max/fast corner正是符合這描述。

    7.4 為何本文模擬的S參數隨溫度變化(25oC~125oC)差異，似乎比文獻[2][3]的小?

    Ans：消費性產品一般的環境溫度測試0~70oC，工規產品一般的環境溫度測試-40~85oC，車規產品一般的環境溫度測試-40~125oC。

    參考論文[2][3]，在20oC~100oC溫度差異下，1-inch長的走線Insertion loss在10GHz大約有10%差異。

    但本文的模擬結果，即使在25oC~125oC環境溫度差異下，高溫對S參數的影響大約只有1%，僅在一些特定頻點較明顯(10%~77%)。本文考慮真實的走線(含via與coupling)，還考慮IC為固定熱源，也考慮背景空間有+X 2m/s的對流，訊號線上還有15 ohm的串聯電阻，雖然與文獻中以理想傳輸線在不同溫度下的模擬條件並不相同，但經過交叉比對後，後面三個因素並不是此例隨溫度變化較小的原因。

    搜尋了一些參考文獻[1] Fig12發現，熱對電性的影響不只有單純阻抗(損失)增加的負面影響，有時候甚至在高頻(1GHz以上) S21會變好，後續有機會再深入討論。

  1. Reference

    [1] Manho Lee, "Thermal Effects on Through-Silicon Via (TSV) Signal Integrity", 2012 IEEE 62nd Electronic Components and Technology Conference.

    [2] Jim Lai, "System Operating Environment Effect on PCB Material Electrical Propert", 2016 Asia-Pacific International Symposium on Electromagnetic Compatibility (APEMC).

    [3] Sunil Pathania, "Thermal Impact on High Speed PCB Interconnects", 2019 IEEE 28th Conference on Electrical Performance of Electronic Packaging and Systems (EPEPS).

    [4] Keeyoung Son, "Signal Integrity Analysis of High Speed Channel considering Thermal Distribution", 2021 IEEE 30th Conference on Electrical Performance of Electronic Packaging and Systems (EPEPS).