旗艦軟體

線上影音

Home > ANSYS Designer 教學 > DDR and ODT Simulation

 

本文始於2009年，以Micron DDRII-800的IBIS model配合Ansoft Designer v4.1模擬。筆者於2011年重新撰寫，以Micron DDRIII-1600的IBIS model配合Ansoft Designer v6.0，介紹ODT (On-Die Termination)的物理原型-戴維寧終端(Thevenin Termination)、DDR2/DDR3的重要差異、Different drive strength與串聯終端的波形比較。

  1. ODT與戴維寧終端

  2. DDR2與DDR3的差異

  3. 建立傳輸線模型

  4. DDRIII_34_1600 and DDRIII_34_ODT60_1600

  5. DDRIII_34_1600 with Thevenin Termination

  6. DDRIII_40_1600 and DDRIII_40_ODT60_1600

  7. DDRIII_34_1600 with Series Termination (Rs=18 ohm)

  8. 問題與討論

    8.1 開ODT就不需要 外部並連終端RT to VTT嗎??

    8.2 IC內的ODT與板上的VTT並聯終端，作用上是有差異的

    8.3 DDRIII_34_ODT30_1600, slow/typical/max

  9. 參考資料

    9.1 Hynix用Ansoft Tool所做的DDRII design Guide

    9.2 Calculating Memory Power for DDRIII by Micron

  1. ODT與戴維寧終端 

1.1 戴維寧終端是從傳輸線上，分別對VDD與GND接一個阻值 為兩倍特性阻抗的電阻R，這也是DDR的ODT做法 。

這存在一個直流電流路徑I=VDD/4Zo，故打開ODT耗電會增加。又此電路的戴維寧等效，是一個單邊上拉電阻RT接到VTT=VDD/2的並聯終端(Parallel Termination)，訊號的full swing會縮小，所以打開ODT後，會看到DDR的眼圖上下振幅縮小。

參考資料：Thevenin Termination

DDR3_Standard_Specification_JESD79-3B p.103, p.141

1.2 ODT只在data bus (DQ pin)為receiver mode時才有作用。

這可以從IBIS的語法看出來：如下圖所示 [Add submodel] 的Mode Type = [Non-Driving]，查詢IBIS spec.可知，表示for receiver or high-Z mode only.

只有Data group有ODT，addr./Ctrl./Cmd. group沒有ODT。所以一些fly-by的DDR走線，會在Addr. group使用VTT並聯終端(參見本文後sec.8.1)

Design/Nexxim v4.0不支援IBIS的"Submodel"、"Terminator"語法，故要模擬ODT，需要使用Design/Nexxim v4.1以上的版本

  1. DDR2與DDR3的差異 

  • Micron建議DDR走線的特性阻抗設計50~60歐姆(TN-46-14, p.3)、DDR2設計50歐姆(TN-47-01, p.4)，DDR3設計40歐姆(TN-41-08, p.3)

  • DDR3的ODT是Dynamic ODT，與DDR2的ODT差異，在WRITE command也會起作用.

參考資料：New Features of DDR3

  1. 建立傳輸線模型 

下載Micron DDRIII-1600 IBIS，然後以Designer/Nexxim建立一個特性阻抗50 ohm、1000mils長的傳輸線，左端代入DDRIII的DQ model and set output mode，右端代入DDRIII的DQ model and set input mode。

3.1 Project \ Insert Circuit Design

3.2 從Project Manager window中"Components Tab"，Nexxim Circuit Elements \ Distributed \ Microstrip \ Transmission Lines 選定 "MS_TRL：MS Transmission Line, Physical Length"，拉出microstrip line model到線路編輯視窗內，設定堆疊與線長1000 mils。對軟體設定步驟不熟悉的讀者，請參閱Lesson 6

此處的傳輸線模型，若不想設定堆疊，可以選擇Nexxim Circuit Elements \ Ideal Distributed \ TRLK_NX：Transmission Line, Physical Length，直接輸入特性阻與線長即可

3.3 Tools \ Import IBIS Components選定Micron的DDRIII IBIS model "v69a.ibs"，會跳出一個"Import IBIS"對話框，選[INPUT]與[DQ]兩個Component後，按"OK"確定。此時在Project Manager window中"Components標籤頁內就可以看到Micron DDRIII IO的IBIS model

3.4 此時在Project Manager window中"Components Tab"內就可以看到Micron DDRIII IO的IBIS model。選擇[DQ_v69a]該項，拉到線路編輯視窗內，利用enable pin設定一個為output，一個為input，模擬data bus上的雙向傳輸IO。

電路圖上的IO model沒有給電源(1.5V)，表示預設使用IBIS內所描述的電壓，若把Ansoft Designer元件模型Properties內的[Power]選[off]，那就需要在電路圖內指定電源

3.5 加入Voltage Probe，選DQ_v69a component，可在左下方"Properties"的"Model"選擇Drive mode + Speed mode + ODT mode，一開始先選"DQ_34_1600"來模擬沒有開ODT的DDRIII-1600，如下圖所示。(如果要Enable ODT，則改選"DQ_34_ODTXX_1600"，其中34表示34-ohm drive strength)

3.6 設定Nexxim Circuit Elements \ Independent Sources \ V_CLOCK_W_JITTER。(V2=1.5V, TR=TF=100ps, PW=525ps, PER=1250ps)

3.7 Analysis setting, and Run

  1. DDRIII_34_1600 and DDRIII_34_ODT60_1600 

開啟ODT後，振幅以VDD/2=0.75V為中心，上下均勻內縮

  1. DDRIII_34_1600 with Thevenin Termination 

以戴維寧終端(60 ohm pull high to Vtt=0.75V)與step4用DDRIII_34_ODT60_1600的模擬效果近似(為何不是完全一樣? IBIS issue )

  1. DDRIII_40_1600 and DDRIII_40_ODT60_1600 

  1. DDRIII_34_1600 with Series Termination (Rs=18 ohm) 

傳輸線特性阻抗50，output的Ro=34 ohm，所以series termination理論值取50-34=16，在此我們取18 ohm為例

  1. 問題與討論

8.1 開ODT就不需要外部並連終端RT to VTT (戴維寧終端)嗎?? 

從sec 4~5的模擬結果，或是從電路分析理論來看，可知ODT的作用與戴維寧終端相同，那為何在DDR DIMM的設計上，還是都會看到外置RT pull-up to VTT這樣的終端設計? (VTT=0.9V for DDRII)

在Micron的"TN-46-14 Hardware Tips for Point-to-Point System Design, 2006, p.5,7,10"有如下一段文字說明：當走線較長(>5cm)或DDR device接超過四個時，需要外加RT終端

　

以上這些文件是在描述DDR1的data group與addr./cmd. group在接超過四個DDR1 device設計時，需要加RT pull-up to VTT(=0.9V for DDRII)終端，但請注意，這是因為在DDR1並沒有定義ODT這功能。

Micron TN-47-01則指出DDR2的DIMM設計，只有addr./cmd. group需要接Vtt終端，而data group不用

8.2 一份ELPIDA文件說明了，IC內的ODT與板上的VTT並聯終端，做用上是有差異的。兩者的終端作用雖然都是修飾波形(改善SI)，但前者是改善訊號遇到DDRII device時的反射，而後者是用來改善訊號在面對走線過長(fly-by)或routing topology (如T型走線)本身所引起的訊號反射。 

板上的VTT並聯終端作用

IC內的ODT作用

8.3 DDRIII_34_ODT30_1600, slow/typical/max

以下是Micron DDR3官方IBIS v69a.ibs測試報告p.23的模擬結果

  1. 參考資料 

9.1 Hynix用Ansoft Tool所做的DDRII design Guide

9.2 Calculating Memory Power for DDRIII by Micron

9.3 XILINX SI document p.5